

Laborator 3

AUTOMATUL DE COMANDA ȘI CONTROL

În această lucrare este prezentată o unitate de execuție bazată pe automatul de comandă și control. Circuitul va fi folosit pentru comanda unor unități aritmetico – logice de tipul celor proiectate în laboratoarele anterioare.

1. Utilitarul mem_wr

Utilitarul mem_wr este folosit pentru editarea unor locații dintr-o memorie ROM.




Fig. 1. Utilitarul mem_wr

Folosirea acestuia este simplă. În câmpul editabil (cel care ocupă cel mai mult spațiu în fereastra aplicației) se pot introduce diferite comenzi pentru accesarea și scrierea unor locații. Astfel:

Orgzz : Setează valoarea adresei unde se va efectua operația care urmează.

zz : număr în zecimal care exprima adresa de început a secvenței scrise

Xhh : La adresa setată anterior va scrie valoarea hh.

hh : număr exprimat în hexazecimal (8 biți) care reprezintă un octet scris

Orice secvență va începe cu instrucțiunea ORG care arată adresa de început unde se va plasa secvența respectivă. Scrierea propriu-zisă a unui octet în memorie se face utilizând comanda x. O secvență, adică mai mulți octeți plasați la adrese consecutive, se va scrie prin mai multe comenzi X.

De exemplu:

Dacă se dorește scrierea următoarei secvențe:

la adresa 00h scrie 12h, la adresa 01h scrie 34h, la adresa 02h scrie 56h

se vor introduce în mem_wr următoarele:

ORG00

X12

X34

X56

După editarea circuitului se va compila, prin apăsarea butonului Compile&Make. Dacă nu sunt erori va fi generat un fișier, în același director cu aplicația, numit rom256x8.vhd. Acesta poate fi apoi importat într-un proiect din ActiveHDL.


2. Automatul CROM

Memoria ROM 256x8 se va utiliza pentru proiectarea unui automat de comandă și control. Acesta va avea următoarele circuite componente:


Componentă	Sursă
Rom 256x8	Librăria rom256x8.vhd generată de aplicația memwr
Numărător cu reîncărcare pe 4 biți	Numarator2 din fișierul librărie3.vhd
Multiplexor 4:1 cu validare	Mux41 din fișierul librărie3.vhd
Demultiplexor 1:4 cu validare	Dmux14 din fișierul librărie3.vhd

Pentru adăugarea unui fișier la proiect se procedează în felul următor:

Se acționează Add new file din fereastra din dreapta a aplicației principale;




Din fereastra care apare se selectează add existing file



Se caută fișierul care se dorește să fie inclus și să dă OK.

După ce au fost incluse fișierele se compilează pentru a putea avea acces la circuitele declarate în ele.

Folosind aceste fișiere se realizează următorul circuit:



Instrucțiunea care este furnizată de memoria ROM are următoarea structură:

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T/F	S1	S0	-	A3	A2	A1	A0

Pornind de la aceasta avem următorul set de instrucțiuni:

Cod binar	Cod hexa	Simbol	Explicație
000xxxxx	00h	F0	Execută funcția F0
001xxxxx	20h	F1	Execută funcția F1
010xxxxx	40h	F2	Execută funcția F2
011xxxxx	60h	F3	Execută funcția F3
100xaaaa	8a	B T1,aaaa	Salt la adresa aaaa dacă T1 este 0
101xaaaa	Aa	B T2,aaaa	Salt la adresa aaaa dacă T2 este 0
110xaaaa	Ca	B T3,aaaa	Salt la adresa aaaa dacă T3 este 0
111xaaaa	Ea	G aaaa	Salt necondiționat la adresa aaaa

Circuitul este constituit dintr-o memorie ROM cu organizarea 256x8 în care se află depus programul care se dorește executat. Semnalele pe cei 8 biți de adresă provin din două surse diferite. Cei mai semnificativi 4 biți sunt conectați în această schemă la masă, deci ei vor fi întotdeauna 0. Cei mai puțin semnificativi 4 biți sunt generați de la numărătorul pe patru biți cu reîncărcare. Acesta poate parcurge un spațiu de memorie cuprins între adresele 00h până la 0fh deci 15 locații.

Numărătorul este un circuit sincron care are două regimuri de funcționare:

- regimul numărare incrementare este atunci când semnalul pe intrarea load este 1. În această situație numărătorul se incrementează, la fiecare semnal de ceas recepționat. Valoarea maximă la care poate ajunge este 1111(2);
- regimul încărcare paralelă constată, când semnalul load este 0. Numărătorul se încarcă, pe frontul activ descrescător al semnalului de ceas, cu valoarea care este plasată pe intrările paralele cin.

Așa cum se poate observa, intrările paralele pentru numărător provin de pe liniile de date ale memoriei ROM. Cu această structură se permite efectuarea salturilor în spațiul de memorie adresat pe 4 biți, în funcție de valoarea dată de ieșirea multiplexorului. Astfel, dacă pe ieșirea multiplexorului se află un semnal de 0 acesta va ajunge al intrarea load a numărătorului. În acesta, la primul semnal de ceas, se va încărca valoarea aplicată pe liniile de date de la ROM. Ieșirea multiplexorului poate fi 0 în două condiții:

- este activată intrarea de validare (e), selecțiile acestuia sunt în una din stările 00, 01 sau 10 iar semnalul de intrare aplicat pe T1, T2 respectiv T3 este 0 logic. Deci putem spune, în aceste situații, că saltul în memoria de program are loc dacă pe unul din cei trei pini de test semnalul este 0;
- este activată intrarea de validare (e) și selecțiile acestuia sunt în stările 11. În acest caz intrarea t(3), conectată la masă va determina trecerea ieșirii multiplexorului în 0. Deci aici avem un salt necondiționat, ce are loc fără nici un fel de testare.

Pentru generarea funcțiilor (comenzilor) se folosește circuitul demultiplexor 1:4. Acesta primește două intrări de selecție în funcție de care activează o singură ieșire la un moment dat. Pe schema de mai sus sunt 4 funcții distincte care pot fi activate F1 .. F4. Și circuitul demultiplexor are o intrare de selecție, activă 0 logic, prin care circuitul poate fi selectat sau deselectat.


Intrările de selecție la mux și demux sunt în antifază (mux are intrarea de selecție e activă 1). Aceasta permite utilizarea mai eficientă a instrucțiunilor dar restricționează operarea, la un moment dat, doar cu o funcție sau cu un test.

De la ieșirea de date la memoria ROM pornesc următoarele comenzi:

- bitul 7: T/F test sau funcție. Comandă intrarea de selecție pentru mux și demux. Când este 0 este selectat demux iar când este 1 mux;
- bitul 6: S1 selecție 1. Comandă selecția intrărilor sau ieșirilor la mux respectiv dmux;
- bitul 5: S0 selecție 0. Comandă selecția intrărilor sau ieșirilor la mux respectiv dmux;
- bitul 4: neutilizat;
- bitul 3: A3. Primul bit cel mai semnificativ al adresei de salt. Neutilizat în funcții;
- bitul 2: A2. Bitul 2 al adresei de salt. Neutilizat în funcții;
- bitul 1: A2. Bitul 1 al adresei de salt. Neutilizat în funcții;
- bitul 0: A2. Bitul 0 al adresei de salt. Neutilizat în funcții.

Se proiectează schema, cu denumirea magistralelor ca în figură.

Pentru implementarea următorului program:



Se vor încărca în memoria ROM următoarele:

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T/F	S1	S0	-	A3	A2	A1	A0

Instrucțiune	Adresa ROM	Binar	Hexa	Descriere
F1	00h	00100000	20h	Execută F1
F2	01h	01000000	40h	Execută F2
B T1,6h	02h	10000110	86h	Salt daca T1=0
F0	03h	00000000	00h	Executa F0
F2	04h	01000000	40h	Execută F2
G 8h	05h	11101000	E8h	Salt la 8h
F0	06h	00000000	00h	Executa F0
F3	07h	01100000	60h	Executa F3
END	08h	11111111	FFh	Sfarsit program

Verificarea schemei se va face prin implementare pe machetă. Pentru etapele necesare la implementare se va consulta laboratorul 1 CN1!

Pinii alocații vor fi următorii:

Pin logic	Pin machetă
Clk	Sw_user0
Reset	Sw_user1
T1	Sw_dip0
T2	Sw_dip1
T3	Sw_dip2
F1	Led0
F2	Led1
F3	Led2
F4	Led3


Pentru valorile fizice ale pinilor plasate în utilitarul PACE se va consulta laboratorul 1 CN1!

3. Unitatea aritmetico – logică

Se proiectează un sumator pe 4 biți cu transporturi parțiale. Se proiectează doi regiștrii paraleli pe 4 biți.

Se proiectează un circuit SI pe 4 biți.

Toate circuitele proiectate se vor plasa într-o schemă de felul următor:



Schema conține:

Componentă	Sursă
Unitatea de execuție	Unitexec – proiectată la punctul anterior
Sumator 4 biți	Proiectat de student pentru evaluare ☹
Registru paralel 4 biți	Proiectat de student pentru evaluare ☹
SI logic 4 biți	Proiectat de student pentru evaluare ☹
Bistabil d	Bistabil D - importat din librarie3.vhd
Mux21x4	4 x mux 2:1 – importat din librarie3.vhd

Operația, aritmetică sau logică, este selectată prin intermediul multiplexorului 4 x mux2:1. Sumatorul are transportul pe intrare 0 iar transportul pe ieșire legat la pinul de test T1 al unității de execuție. Deci unul din testele pe care circuitul le poate face este de salt în funcție de valoarea bitului de transport rezultat la operație.

Circuitul are un set de regiștri compus din 2 regiștri operanzi. Fiecare registru primește valoarea numerică din exterior și are semnalul de ceas comandat de unitatea de execuție. Deci, setul de instrucțiuni al procesorului descris mai sus se poate completa în felul următor:

Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
T/F	S1	S0	-	A3	A2	A1	A0

Instrucțiune	Binar	Hexa	Descriere
LD R1	00000000	00h	Încarcă registru operand 1
LD R2	00100000	20h	Încarcă registru operand 2
AND R1,R2	01000000	40h	SI logic conținut R1 cu R2
ADD R1,R2	01100000	60h	Aduna conținut R1 cu R2
NOP	01100000	60h	Nici o operație

B C,aaaa	1000aaaa	8a	Salt la adresa daca Cy = 0
B T2,aaaa	1010aaaa	Aa	Salt la adresa daca T2 = 0
B T3,aaaa	1100aaaa	Ca	Salt la adresa daca T3 = 0
G aaaa	1110aaaa	Ea	Salt la adresa

Se va programa memoria ROM cu următorul program:

```

LD R1
LD R2
ADD R1,R2
B C,et1
LD R1
LD R2
AND R1,R2
G et2
et1:
LD R1
LD R2
ADD R1,R2
et2:
LD R1
LD R2
END

```

Se va proiecta, compila și apoi implementa circuitul din figură. Pentru implementare se vor asocia următorii pini:

Pin logic	Pin machetă
Op1(3:0)	Sw_dip0...Sw_dip3
Op2(3:0)	Sw_dip4...Sw_dip7
T2	Sw_user2
T3	Sw_user3
Clk	Sw_user0
Reset	Sw_user1
R(3:0)	Led0...led3

Probleme:

1. Să se modifice schema de la ultimul punct astfel încât aceasta să permită testarea după Z (zero) și după S (semn) a rezultatului.
2. Să se construiască o unitate de execuție care să permită comanda a 4 regiștri la unitatea aritmetică și logică. Doi vor fi destinați pentru depunerea operanzilor, al treilea pentru depunerea rezultatului iar cel de-al 4-lea un registru serie paralel pentru deplasare. Operațiile vor fi adunarea și SI logic. Se poate extinde unitatea de execuție proiectată la punctul 2? Cum?

3. Să se extindă unitatea aritmetică astfel încât să permită operațiile următoare: adunare, scădere, SI, SAU, SAUEX. Să se dimensioneze și să se proiecte unitatea de execuție convenabilă.
4. Să se realizeze unitatea de execuție capabilă să comande un circuit de înmulțire de tipul celui proiectat în laboratorul 2.